MARC状态:已编 文献类型:中文图书 浏览次数:44
- 题名/责任者:
- Verilog HDL数字设计与综合/Samir Palnitkar, 夏宇闻著
- 出版发行项:
- 北京:电子工业出版社,2004
- ISBN及定价:
- 7-121-00468-2/CNY29.00
- 载体形态项:
- 14,306页;26cm
- 并列正题名:
- Verilog HDl:A Guide to Digital Design and Synthesis
- 丛编项:
- 国外电子与通信教材系列
- 个人责任者:
- Samir Palnitkar 著
- 团体责任者:
- 夏宇闻 译
- 学科主题:
- 硬件描述语言
- 学科主题:
- 教材
- 学科主题:
- 程序设计
- 非控制主题词:
- VHDL语言
- 中图法分类号:
- TP312VH
- 一般附注:
- 并列题名:Verilog HDl
- 版本附注:
- 据原书第二版译出
- 出版发行附注:
- 与Pearson Education培生教育出版亚洲有限公司合作出版
- 提要文摘附注:
- 本书从用户的角度,从基本概念着手,过渡到编程语言接口及逻辑综合等高级主题,详细阐述Verilog HDL语言的重要细节和基本设计方法。
全部MARC细节信息>>
索书号 | 条码号 | 年卷期 | 馆藏地 | 书刊状态 |
TP312VH/24 | 956594 | 内阅图书 | 可借 | |
TP312VH/24 | 956595 | 金花馆 | 可借 |
显示全部馆藏信息