机读格式显示(MARC)

• 000 01743nam0 2200613 450

• 001 0000185252

• 005 20131009100900.0

• 010 __ |a 978-7-121-13623-8 |d CNY29.50

• 099 __ |a CAL 012011284683

• 100 __ |a 20110809d2011 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a FPGA/CPLD系统设计与应用开发 |A FPGA/CPLD xi tong she ji yu ying yong kai fa |f 周淑阁主编

• 210 __ |a 北京 |c 电子工业出版社 |d 2011

• 215 __ |a 234页 |c 图 |d 26cm

• 300 __ |a 国家“十一五”课题研究成果

• 330 __ |a 本书共分4章, 第1章是绪论 ; 第2章讲述FPGA/CPLD的开发工具, 主要是MAX+plus Ⅱ和Quartus的使用方法 ; 第3章讲述硬件描述语言, 主要讲述VHDL的使用方法 ; 第4章讲解FPGA/CPLD系统设计方法、FPGA/CPLD系统设计综合举例。

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 610 0_ |a FPGA |A Fpga |a CPLD

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 周淑阁 |A zhou shu ge |4 主编

• 801 _0 |a CN |b RENTIAN |c 20110809

• 905 __ |a XATU |d TP332.1/42

• 920 __ |a 232030 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 212010 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 244020 |z 1

• 920 __ |a 211130 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 211050 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 237020 |z 1

• 920 __ |a 215010 |z 1

• 920 __ |a 231220 |z 1

• 920 __ |a 242170 |z 1

• 920 __ |a 190701 |z 1

• 920 __ |a 221070 |z 1

• 920 __ |a F44010 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 244050 |z 1

• 920 __ |a 223020 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 251020 |z 1

• 920 __ |a 222040 |z 1

• 998 __ |a RTBOOK