机读格式显示(MARC)

• 000 01966nam 2200661 450

• 001 0000321130

• 005 20190109140700.0

• 010 __ |a 978-7-302-49181-1 |d CNY59.00

• 099 __ |a CAL 012018057146

• 100 __ |a 20180427d2018 ekmy0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a Xilinx FPGA伴你玩转USB 3.0与LVDS |A Xilinx FPGA ban ni wan zhuan USB 3.0 yu LVDS |f 吴厚航编著

• 210 __ |a 北京 |c 清华大学出版社 |d 2018

• 215 __ |a 268页 |c 图 |d 26cm

• 225 2_ |a 电子设计与嵌入式开发实践丛书 |A dian zi she ji yu qian ru shi kai fa shi jian cong shu

• 300 __ |a 威视锐培训指定用书

• 320 __ |a 有书目

• 330 __ |a 本书使用Xilinx公司的Artex 7系列FPGA器件,由浅入深的引领读者掌握USB3.0和LVDS数据传输以及相关逻辑设计。本书提供的FPGA与USB3.0以及LVDS的接口实现例程,对于工程实践具有非常高的参考价值。期望借助本书的详细设计说明,读者可以快速构建属于自己的原型系统。

• 333 __ |a 电子设计相关人员

• 410 _0 |1 2001 |a 电子设计与嵌入式开发实践丛书

• 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 吴厚航 |A wu hou hang |4 编著

• 801 _0 |a CN |b NJU |c 20180517

• 905 __ |a XATU |d TP332.1/101

• 920 __ |a 211010 |z 2

• 920 __ |a 211040 |z 1

• 920 __ |a 242120 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 232340 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 261011 |z 1

• 920 __ |a 430102 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 244010 |z 1

• 920 __ |a 244020 |z 1

• 920 __ |a 222107 |z 1

• 920 __ |a 232090 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 237010 |z 1

• 920 __ |a 243160 |z 1

• 920 __ |a 241010 |z 1

• 920 __ |a 231220 |z 2

• 920 __ |a 235010 |z 1

• 920 __ |a 244050 |z 1

• 920 __ |a 242010 |z 1

• 998 __ |a NJU