机读格式显示(MARC)
- 010 __ |a 978-7-121-20481-4 |d CNY45.00
- 099 __ |a CAL 012013094760
- 100 __ |a 20130814d2013 em y0chiy0110 ea
- 200 1_ |a EDA技术与Verilog HDL设计 |A EDA ji shu yu Verilog HDL she ji |f 王金明, 徐志军, 苏勇编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2013
- 215 __ |a 357页 |c 图,表 |d 26cm
- 225 2_ |a 普通高等教育电路设计系列规划教材 |A pu tong gao deng jiao yu dian lu she ji xi lie gui hua jiao cai
- 300 __ |a “十二五”普通高等教育本科国家级规划教材·姊妹篇
- 330 __ |a 本书共11章。第1章对EDA技术做了综述,解释了有关概念;第2章介绍PLD器件的发展、分类、编程工艺以及设计流程等;第3章具体介绍了典型FPGA/CPLD器件的结构与配置;第4章介绍用Quartus Ⅱ软件进行设计开发的流程,还介绍了基于宏功能模块的设计开发过程;第5章介绍Verilog语言的语法与要素;第6章介绍Verilog HDL行为语句;第7章讨论了Verilog HDL设计的层次与风格,以及常用组合电路、时序电路的Verilog HDL描述方法。第8章结合具体实例,介绍用Verilog HDL语言进行数字设计的方法;第9章对用Verilog HDL进行仿真和验证进行了介绍;第10章是用Verilog HDL语言进行数字电路与系统开发的实例;第11章是数字通信常用模块的设计实例。
- 410 _0 |1 2001 |a 普通高等教育电路设计系列规划教材
- 606 0_ |a 电子电路 |A dian zi dian lu |x 计算机辅助设计 |x 应用软件 |x 高等学校 |j 教材
- 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等学校 |j 教材
- 690 __ |a TP312VH-43 |v 5
- 701 _0 |a 王金明 |A wang jin ming |4 编著
- 701 _0 |a 徐志军 |A xu zhi jun |4 编著
- 701 _0 |a 苏勇 |A su yong |4 编著
- 801 _0 |a CN |b ZJU |c 20130814
- 905 __ |a XATU |d TN702.2/11