机读格式显示(MARC)
- 000 01353nam0 2200313 450
- 010 __ |a 978-7-302-59749-0 |d CNY69.00
- 035 __ |a (A100000NLC)011636673
- 049 __ |a A100000NLC |b UCS01010938654 |c 011636673 |d NLC01
- 100 __ |a 20220222d2022 em y0chiy50 ea
- 200 1_ |a FPGA时序约束与分析 |A Fpga Shi Xu Yue Shu Yu Fen Xi |f 吴厚航编著
- 210 __ |a 北京 |c 清华大学出版社 |d 2022
- 215 __ |a 10,165页 |d 24cm
- 225 2_ |a 清华开发者书库 |A Qing Hua Kai Fa Zhe Shu Ku
- 312 __ |a 封面英文题名:FPGA timing constraints and analysis
- 330 __ |a 本书首先介绍时序约束相关的基本概念;然后从时钟、建立时间和保持时间等概念入手,阐述时序分析理论中的基本时序路径;随后结合实际的约束语法,对主时钟约束、虚拟时钟约束、时钟特性约束、衍生时钟约束,I/O接口约束、多周期约束、虚假路径约束、最大/最小延时约束等进行介绍,除基本理论与约束语法的解释说明外,还提供了丰富的语法使用实例、工具使用实例以及工程应用实例。
- 410 _0 |1 2001 |a 清华开发者书库
- 510 1_ |a FPGA timing constraints and analysis |z eng
- 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计
- 701 _0 |a 吴厚航 |A Wu Hou Hang |4 编著
- 801 _2 |a CN |b OLCC |c 20220507
- 905 __ |a XATU |d TP332.1/133