机读格式显示(MARC)

• 000 01395nam 2200313 450

• 001 0000381126

• 005 20200920174400.0

• 010 __ |a 978-7-111-64587-0 |d CNY99.00

• 099 __ |a CAL 012020033958

• 100 __ |a 20200417d2020 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a CMOS集成电路闩锁效应 |A cmos ji cheng dian lu shuan suo xiao ying |f 温德通编著

• 210 __ |a 北京 |c 机械工业出版社 |d 2020

• 215 __ |a XVI, 230页 |c 彩图 |d 24cm

• 300 __ |a IC工程师精英课堂

• 312 __ |a 封面题英文并列题名：Latch-up in CMOS intergrated circuits

• 314 __ |a 温德通，ESD设计工程师，毕业于西安电子科技大学科技大学微电子学院，从事集成电路工艺制程整合，器件、闩锁效应和ESD电路设计方向工作十余年。

• 330 __ |a 本书通过具体案例和大量彩色图片，对CMOS集成电路设计与制造中存在的闩锁效应（Latch-up）问题进行了详细介绍与分析。在介绍了CMOS集成电路寄生效应的基础上，先后对闩锁效应的原理、触发方式、测试方法、定性分析、改善措施和设计规则进行了详细讲解，随后给出了工程实例分析和寄生器件的ESD应用，为读者提供了一套理论与工程实践相结合的闩锁效应测试和改善方法。

• 510 1_ |a Latch-up in CMOS intergrated circuits |z eng

• 606 0_ |a CMOS电路 |A CMOS dian lu |x 静电防护 |x 电路设计

• 690 __ |a TN432.02 |v 5

• 701 _0 |a 温德通 |A wen de tong |4 编著

• 801 _0 |a CN |b 百万庄 |c 20200417

• 905 __ |a XATU |d TN432.02/9

• 920 __ |a 261060 |z 1

• 998 __ |a TSU