机读格式显示(MARC)

• 000 01668cam0 2200541 450

• 001 0000182756

• 005 20130701144900.0

• 010 __ |a 978-7-5124-0790-9 |d CNY36.00

• 099 __ |a CAL 012012220786

• 100 __ |a 20120713d2012 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 轻松成为设计高手 |A Qing Song Cheng Wei She Ji Gao Shou |e Verilog HDL实用精解 |f EDA先锋工作室编著

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2012

• 215 __ |a 239页 |c 图 |d 24cm

• 320 __ |a 有书目 (第239页)

• 330 __ |a 本书主要分为3部分： 第1～3章描述了Verilog HDL语言的基本概念、设计流程、语法与建模方式；第4～6章讨论如何合理使用Verilog HDL描述高性能的可综合电路；第7、8章重点描述了如何编写测试激励以及Verilog的仿真原理。

• 517 1_ |a Verilog HDL实用精解 |A Verilog Hdl Shi Yong Jing Jie

• 606 0_ |a 硬件描述语言, Verilog HDL |A Ying Jian Miao Shu Yu Yan , Verilog Hdl |x 程序设计

• 690 __ |a TP312VH |v 4

• 711 02 |a EDA先锋工作室 |A Eda Xian Feng Gong Zuo Shi |4 编著

• 801 _0 |a CN |b NHL |c 20120713

• 801 _2 |a CN |b TSU |c 20120906

• 905 __ |a XATU |d TP312VH/40

• 920 __ |a 232030 |z 1

• 920 __ |a 855200 |z 1

• 920 __ |a 211010 |z 2

• 920 __ |a 211030 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 211090 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a F44010 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 223020 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 211130 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 215010 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 211070 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 211050 |z 1

• 998 __ |a JSZS