机读格式显示(MARC)

• 000 01707cam0 2200565 450

• 001 0000214310

• 005 20140515151100.0

• 010 __ |a 978-7-111-43585-3 |d CNY49.00

• 099 __ |a CAL 012013138466

• 100 __ |a 20131122d2013 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与FPGA工程实例开发 |A Eda Ji Shu Yu Fpga Gong Cheng Shi Li Kai Fa |f 任文平 ... [等] 编著

• 210 __ |a 北京 |c 机械工业出版社 |d 2013

• 215 __ |a 255页 |c 图 |d 24cm

• 300 __ |a 华章科技 EDA与IC设计

• 304 __ |a 任文平, 梁竹关, 李鹏等编著

• 320 __ |a 有书目

• 330 __ |a 本书共11章，系统地介绍了硬件描述语言Verilog HDL的基本语法和常用语句、CPLD/FPGA的结构及特点、QuartusⅡ软件的使用及状态机设计等与FPGA开发相关的知识。

• 606 0_ |a 电子电路 |A Dian Zi Dian Lu |x 计算机辅助设计 |x 应用软件 |x 高等学校 |j 教材

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 设计 |x 高等学校 |j 教材

• 690 __ |a TN702.2 |v 5

• 690 __ |a TP332.102 |v 5

• 701 _0 |a 任文平 |A Ren Wen Ping |4 编著

• 701 _0 |a 梁竹关 |A liang zhu guan |4 编著

• 701 _0 |a 李鹏 |A li peng |4 编著

• 801 _0 |a CN |b SYIAE |c 20131122

• 801 _2 |a CN |b PUL |c 20131210

• 801 _2 |a CN |b TSU |c 20131213

• 905 __ |a XATU |d TN702.2/14

• 920 __ |a 211030 |z 1

• 920 __ |a 211010 |z 2

• 920 __ |a 221040 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 211130 |z 1

• 920 __ |a 242170 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 211060 |z 2

• 920 __ |a 212020 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 242010 |z 1

• 998 __ |a SYIAE