机读格式显示(MARC)

• 000 01795nam 2200685 450

• 001 0000198787

• 005 20131210172600.0

• 010 __ |a 978-7-302-29734-5 |d CNY18.00

• 099 __ |a CAL 012012266319

• 100 __ |a 20121018d2012 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 基于FPGA与Verilog的计算机组成原理实践 |A ji yu FPGA yu Verilog de ji suan ji zu cheng yuan li shi jian |f 郭军编著

• 210 __ |a 北京 |c 清华大学出版社 |d 2012

• 215 __ |a 110页 |c 图，表 |d 26cm

• 300 __ |a 21世纪高等学校规划教材 计算机科学与技术

• 320 __ |a 有书目

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 程序设计 |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP312 |v 4

• 701 _0 |a 郭军 |A guo jun |4 编著

• 801 _0 |a CN |b TL |c 20121017

• 905 __ |a XATU |d TP332.1/47

• 920 __ |a 211130 |z 1

• 920 __ |a 211010 |z 2

• 920 __ |a 211060 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 211090 |z 1

• 920 __ |a 242250 |z 1

• 920 __ |a 215010 |z 1

• 920 __ |a 231231 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 211180 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 211261 |z 1

• 920 __ |a 214010 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 244010 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 231220 |z 2

• 920 __ |a 232020 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 232090 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 237020 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 211070 |z 1

• 920 __ |a 211050 |z 1

• 920 __ |a 242030 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 222040 |z 1

• 920 __ |a 222010 |z 1

• 998 __ |a BUPT