机读格式显示(MARC)

• 000 02013nam 2200625 450

• 001 0000185240

• 005 20131029170500.0

• 010 __ |a 978-7-121-12021-3 |d CNY29.00

• 099 __ |a CAL 012011025241

• 100 __ |a 20101222d2011 ekmy0chiy0121 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计及实践 |A verilog hdl shu zi xi tong she ji ji shi jian |f 刘睿强, 童贞理, 尹洪剑编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2011

• 215 __ |a 213页 |c 图 |d 26cm

• 225 2_ |a 新编电气与电子信息类规划教材 |A xin bian dian qi yu dian zi xin xi lei gui hua jiao cai

• 320 __ |a 有书目

• 330 __ |a 本书介绍Verilog HDL硬件描述语言及电路设计方法，共11章，主要内容包括：Verilog层次化设计、Verilog基本语法、Verilog行为描述、组合逻辑建模、时序逻辑建模、为级仿真模型建模、各层次Verilog描述形式与电路建模、任务和函数、编译预处理、Verilog设计与综合中的陷阱、异步设计与同步设计的时序分析。本书配套实验，提供电子课件和习题参考答案。

• 410 _0 |1 2001 |a 新编电气与电子信息类规划教材

• 606 0_ |a VHDL语言 |A vhdl yu yan |x 程序设计 |j 教材

• 690 __ |a TP312VH |v 5

• 701 _0 |a 刘睿强 |A liu rui qiang |4 编著

• 701 _0 |a 童贞理 |A tong zhen li |4 编著

• 701 _0 |a 尹洪剑 |A yin hong jian |4 编著

• 801 _0 |a CN |b 北京图书大厦有限责任公司 |c 20101222

• 905 __ |a XATU |d TP312VH/44

• 920 __ |a 232030 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a F44010 |z 1

• 920 __ |a 231220 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 237020 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 215010 |z 1

• 920 __ |a 211261 |z 1

• 920 __ |a 244010 |z 1

• 920 __ |a 211070 |z 1

• 920 __ |a 211500 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 211180 |z 1

• 920 __ |a 190701 |z 1

• 920 __ |a 242440 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 212020 |z 1

• 998 __ |a TSU