机读格式显示(MARC)

• 000 01491nam2 2200397 4500

• 000 0000229169

• 001 0000150701

• 005 20101227094813.0

• 010 __ |a 978-7-121-09322-7 |d CNY38.00

• 035 __ |a (A100000NLC)004362641

• 049 __ |a A100000NLC |b UCS01002141563 |c 004362641 |d NLC01

• 100 __ |a 20101227d2009 em y0chiy0110 ea

• 101 0_ |a chi |a eng

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Ⅱ的FPGA/CPLD设计与应用 |9 ji yuQ uartus Ⅱ deF PGA/CPLD she ji yu ying yong |b 专著 |f 赵艳华，曹丙霞，张睿编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2009

• 215 __ |a 303页 |c 图 |d 26cm

• 300 __ |a 聚焦EDA

• 330 __ |a 内容包括：EDA技术的基本知识，FPGA/CPLD的基本原理、Quartus Ⅱ的使用方法与使用技巧，主要硬件描述语言VHDL的语法规划介绍及实例说明，常用的控制或通信功能模块的设计方法实例，以及采用VHDL语言描述的FPGS/CPLD综合实例设计。

• 606 0_ |a 可编程序逻辑阵列 |x 系统设计 |A kebianchengxuluojizhenlie

• 606 0_ |a 可编程序逻辑阵列 |A kebianchengxuluojizhenlie

• 606 0_ |a 系统设计 |A xitongsheji

• 610 0_ |a FPGA/CPLD |A FPGA/CPLD

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 赵艳华 |9 zhao yan hua |4 编著

• 701 _0 |a 曹丙霞 |9 cao bing xia |4 编著

• 701 _0 |a 张睿 |9 zhang rui |4 编著

• 801 _0 |a CN |b HBT |c 20091014

• 801 _2 |a CN |b OLCC |c 20100923

• 801 _2 |a CN |b 261060 |c 20101227

• 905 __ |a XATU |d TP332.1/25

• 991 __012010006414

• 995 __ |a 261060 |f TP332.1/25

• 999 __ |t C |A zhouqin |a 20101227 09:46:42 |I zhouqin |i 20101227 09:48:1