机读格式显示(MARC)

• 000 01859nam 2200373 450

• 001 0000438441

• 005 20250529153400.0

• 010 __ |a 978-7-111-77830-1 |d CNY129.00

• 099 __ |a CAL 012025045886

• 100 __ |a 20250417d2025 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a AI处理器硬件架构设计 |A AI chu li qi ying jian jia gou she ji |f 任子木, 李东声编著

• 210 __ |a 北京 |c 机械工业出版社 |d 2025

• 215 __ |a XIV, 291页 |c 图 |d 24cm

• 225 2_ |a “芯”科技前沿技术丛书 |A “ xin ” ke ji qian yan ji shu cong shu

• 300 __ |a 机工IT CMP BOOKS

• 314 __ |a 任子木，处理器架构 工程师 多款高性能推理/训练处理器和数字信号处理器架构与核心模块设计。谙熟业界主流高性能处理器指令集架构，带领团队设计的芯片广泛应用于相机、无人机和服务器中。

• 314 __ |a 李东声，处理器架构师专注于ARM/RISC-V架构高性能处理器设计、性能分析优化、架构演进探索与关键技术研究。参与和 多项高性能CPU与AI处理器IP架构/微架构以及SoC设计，商用产品涉及服务器、移动终端、边缘计算等多个领域。授权 外发明专利十余项。

• 320 __ |a 有书目 (第290-291页)

• 330 __ |a 本书基于当前工业界主流的设计规格，详细介绍了AI处理器硬件架构及微架构的设计原理，并配有对应的工程经验总结与产品实例分析。本书主要内容包括：业界主流AI处理器架构及基础背景知识（第1章）；AI处理器指令集设计与硬件架构总体设计（第2、3章）；核心计算单元，即向量处理单元、矩阵处理单元、标量处理单元的微架构设计实现（第4~6章）；数据搬运单元与存储系统设计（第7、8章）；AI处理器设计实例剖析（第9章）。

• 410 _0 |1 2001 |a “芯”科技前沿技术丛书

• 606 0_ |a 人工智能 |A ren gong zhi neng

• 606 0_ |a 微处理器 |A wei chu li qi |x 系统设计

• 690 __ |a TP18 |v 5

• 690 __ |a TP332 |v 5

• 701 _0 |a 任子木 |A ren zi mu |4 编著

• 701 _0 |a 李东声 |A li dong sheng |4 编著

• 801 _0 |a CN |b NMU |c 20250429

• 905 __ |a XATU |d TP18/793

• 920 __ |a 261060 |z 1

• 998 __ |a NMU