机读格式显示(MARC)

• 000 01187nam 2200349 450

• 001 0000438158

• 005 20250519151300.0

• 010 __ |a 978-7-121-48908-2 |d CNY99.00

• 099 __ |a CAL 012024133293

• 100 __ |a 20241127d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Prime的数字系统Verilog HDL设计实例详解 |A ji yu Quartus Prime de shu zi xi tong Verilog HDL she ji shi li xiang jie |f 徐宏伟, 周润景, 彭雪梅编著

• 205 __ |a 第4版

• 210 __ |a 北京 |c 电子工业出版社 |d 2024

• 215 __ |a x, 464页 |c 图 |d 26cm

• 225 2_ |a EDA应用技术 |A EDA ying yong ji shu

• 300 __ |a 电子信息·Ei精品

• 330 __ |a 本书以Altera公司推出的Quartus Prime 18.1为设计平台，结合实例来介绍基于Verilog HDL的FPGA/CPLD数字系统的设计流程、设计思想和设计技巧。

• 410 _0 |1 2001 |a EDA应用技术

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP312VH |v 5

• 701 _0 |a 徐宏伟 |A xu hong wei |4 编著

• 701 _0 |a 周润景 |A zhou run jing |4 编著

• 701 _0 |a 彭雪梅 |A peng xue mei |4 编著

• 801 _0 |a CN |b ZJU |c 20241127

• 905 __ |a XATU |d TP332.1/108=4

• 920 __ |a 261060 |z 1

• 998 __ |a ZJU