机读格式显示(MARC)
- 010 __ |a 978-7-111-46297-2 |d CNY78.00
- 021 __ |a CN |b 01-2012-4649
- 099 __ |a CAL 012014083127
- 100 __ |a 20140701d2014 em y0chiy50 ea
- 200 1_ |a 超大规模集成电路物理设计 |A Chao Da Gui Mo Ji Cheng Dian Lu Wu Li She Ji |e 从图分割到时序收敛 |f (美) Andrew B. Kahng ... [等] 著 |g 于永斌, 张徐亮, 徐宁等译
- 210 __ |a 北京 |c 机械工业出版社 |d 2014
- 215 __ |a XII, 271页 |c 图 |d 24cm
- 225 2_ |a 国际电气工程先进技术译丛 |A Guo Ji Dian Qi Gong Cheng Xian Jin Ji Shu Yi Cong
- 314 __ |a 责任者Kahng汉译姓: 卡恩
- 320 __ |a 有书目 (第174-192页)
- 330 __ |a 本书囊括了物理设计的各个方面,从基本概念开始,到网表划分、芯片规划和布局布线,最后是时序收敛,讨论了布局、布线和网表重组中的时序分析和相关最优化。本书在当今的纳米时代重新审视了芯片设计实现的基本算法体系,向读者展示了物理设计的基本算法及其在工程实例中的应用。
- 410 _0 |1 2001 |a 国际电气工程先进技术译丛
- 500 10 |a VLSI physical design : from graph partitioning to timing closure |A Vlsi Physical Design : From Graph Partitioning To Timing Closure |m Chinese
- 606 0_ |a 超大规模集成电路 |A Chao Da Gui Mo Ji Cheng Dian Lu |x 电路设计
- 701 _1 |a 卡恩 |A Ka En |g (Kahng, Andrew B.) |4 著
- 702 _0 |a 于永斌 |A Yu Yong Bin |4 译
- 702 _0 |a 张徐亮 |A Zhang Xu Liang |4 译
- 702 _0 |a 徐宁 |A Xu Ning Deng |4 译
- 801 _0 |a CN |b NMU |c 20140701
- 905 __ |a XATU |d TN470.2/8