机读格式显示(MARC)
- 000 01226nam0 2200313 450
- 010 __ |a 978-7-121-43705-2 |d CNY89.00
- 049 __ |a A330300WZL |b UCS01011454488 |c 2005675620
- 100 __ |a 20220814d2022 em y0chiy50 ea
- 200 1_ |a Verilog HDL设计实例手册 |A Verilog Hdl She Ji Shi Li Shou Ce |f 王金明[等]编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2022
- 215 __ |a 329页 |c 图 |d 26cm
- 225 2_ |a 英特尔FPGA中国创新中心系列丛书 |A Ying Te Er Fpga Zhong Guo Chuang Xin Zhong Xin Xi Lie Cong Shu
- 330 __ |a 本书以Intel的FPGA芯片为目标器件,以Quartus Prime、Platform Designer(PD)、Nios II-Eclipse为软件工具,以Verilog HDL为设计语言,选择C4_MB“口袋实验板”为目标板,通过精选设计案例,诠释用FPGA实现数字系统设计的思路与方法。
- 410 _0 |1 2001 |a 英特尔FPGA中国创新中心系列丛书
- 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计
- 701 _0 |a 王金明 |A Wang Jin Ming |4 编著
- 801 _2 |a CN |b OLCC |c 20221108
- 801 _2 |a CN |b A330300WZL |c 20220816
- 801 _0 |a CN |b WT |c 20220816
- 905 __ |a XATU |d TP312.8VH/10