机读格式显示(MARC)

• 000 01291nam2 2200313 4500

• 000 0000220457

• 001 0000148753

• 005 20101028093324.0

• 010 __ |a 7-111-09955-9 |d CNY31.00 |z 978-7-111-09955-0

• 100 __ |a 20101027d2008 em y0chiy0121 ea

• 101 0_ |a chi |a eng

• 102 __ |a CN |b 110000

• 105 __ |a f z 000yy

• 200 1_ |a 数字逻辑设计与VHDL描述 |f 徐惠民, 安德宁编著 |9 shuziluojishejiyuV HDLmiaoshu

• 210 __ |a 北京 |c 机械工业出版社 |d 2008

• 215 __ |a 343页 |c 图 |d 20cm

• 300 __ |a 高等院校通信与信息专业规划教材

• 330 __ |a 本书共分9章，第1-3章是预备知识，内容包括数制与编码、逻辑代数基础和门电路；第4章介绍组合逻辑电路；第5章引入VHDL语言及其描述；第6-9章分别介绍了触发器、时序电路的分析与设计、可编程逻辑器件和数字系统设计，同时运用VHDL语言对这些时序电路和系统进行描述。

• 606 0_ |a 数字逻辑-逻辑设计 |x 高等学校 |x 教材 |A shuziluoji-luojisheji

• 606 0_ |a 硬件描述语言,VHDL-程序设计 |x 高等学校 |x 教材 |A yingjianmiaoshuyuyan,VHDL-chengxusheji

• 690 __ |a TP302.2 |v 四版

• 701 _0 |a 徐惠民 |4 编著 |9 xuhuimin

• 701 _0 |a 安德宁 |4 编著 |9 andening

• 801 _0 |a CN |b XITC

• 801 _2 |a CN |b 261060 |c 20101028

• 905 __ |a XATU |d TP302.2/4=2

• 991 __012010002797

• 995 __ |a 261060 |f TP302.2/4=2

• 999 __ |t C |A cuixiaojing |a 20101027 15:13:40 |M cuixiaojing |m 20101028 09:33:2