机读格式显示(MARC)

• 000 02108nam 2200709 450

• 001 0000219695

• 005 20141125141200.0

• 010 __ |a 978-7-5124-1366-5 |d CNY89.00

• 021 __ |a CN |b 01-2012-2434

• 099 __ |a CAL 012014038820

• 100 __ |a 20140304d2014 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 用于逻辑综合的VHDL |A yong yu luo ji zong he de VHDL |d = VHDL for logic synthesis |f (美) Andrew Rushton著 |g 刘雷波, 陈英杰译 |z eng

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2014

• 215 __ |a 453页 |c 图 |d 24cm

• 225 2_ |a 国外数字系统设计经典教材系列 |A guo wai shu zi xi tong she ji jing dian jiao cai xi lie

• 305 __ |a 据原书第3版译出

• 314 __ |a 责任者规范汉译姓: 拉什顿。

• 320 __ |a 有书目

• 330 __ |a 本书全面介绍了可综合的VHDL语法条款。但是，考虑到测试工作的重要性，本书也介绍了一部分最为实用的编写测试平台有关的VHDL语法。

• 410 _0 |1 2001 |a 国外数字系统设计经典教材系列

• 500 10 |a VHDL for logic synthesis |A Vhdl For Logic Synthesis |m Chinese

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计

• 690 __ |a TP312VH |v 5

• 701 _1 |a 拉什顿 |A la shi dun |g (Rushton, Andrew) |4 著

• 702 _0 |a 刘雷波 |A liu lei bo |4 译

• 702 _0 |a 陈英杰 |A chen ying jie |4 译

• 801 _0 |a CN |b 北京图书大厦有限责任公司 |c 20140227

• 905 __ |a XATU |d TP312VH/48

• 920 __ |a 211030 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 211010 |z 2

• 920 __ |a 237020 |z 1

• 920 __ |a 211060 |z 2

• 920 __ |a 211180 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 244020 |z 1

• 920 __ |a 212010 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 211260 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 211070 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 222040 |z 1

• 920 __ |a 244010 |z 1

• 920 __ |a 242030 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 244180 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 211050 |z 1

• 998 __ |a TSU