机读格式显示(MARC)

• 000 01505nam0 2200505 450

• 001 0000245651

• 005 20161107151800.0

• 010 __ |a 978-7-121-28310-9 |d CNY39.00

• 099 __ |a CAL 012016048361

• 100 __ |a 20160426d2016 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 7天搞定FPGA |A 7 Tian Gao Ding FPGA |e Robei与Xilinx实战 |f 吴国盛编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2016

• 215 __ |a 183页 |c 图 |d 26cm

• 320 __ |a 有书目

• 330 __ |a 本书采用了Xilinx最新的设计工具Vivado和带ARM Cortex-A9硬核的第七代FPGA，以简单易用的Robei可视化芯片设计软件为基础，重点讲述集成电路可视化的框图设计模式，并循序渐进，逐步引导读者从零开始掌握Verilog语言和集成电路设计方式。

• 517 1_ |a Robei与Xilinx实战 |A Robei Yu Xilinx Shi Zhan

• 606 0_ |a 可编程序逻辑器件 |A Ke Bian Cheng Xu Luo Ji Qi Jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 吴国盛 |A Wu Guo Sheng |4 编著

• 801 _0 |a CN |b NMU |c 20160426

• 905 __ |a XATU |d TP332.1/77

• 920 __ |a 215010 |z 1

• 920 __ |a F44010 |z 1

• 920 __ |a 211060 |z 2

• 920 __ |a 222107 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 223020 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 211260 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 244010 |z 1

• 920 __ |a 242030 |z 1

• 920 __ |a 244180 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 242010 |z 1

• 998 __ |a NMU