机读格式显示(MARC)

• 000 01729nam 2200373 450

• 001 0000250984

• 005 20170620142800.0

• 010 __ |a 978-7-5606-4110-2 |d CNY35.00

• 099 __ |a CAL 012016105100

• 100 __ |a 20160914d2016 ekmy0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 610000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字集成电路设计原理与应用 |A Verilog HDL shu zi ji cheng dian lu she ji yuan li yu ying yong |f 蔡觉平 ... [等] 编著

• 205 __ |a 第2版

• 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2016

• 215 __ |a 288页 |c 图 |d 26cm

• 300 __ |a “十二五”普通高等教育本科国家级规划教材

• 304 __ |a 题名页题其余责任者: 李振荣、何小川、李逍楠、翁静纯

• 320 __ |a 有书目 (第288页)。

• 330 __ |a 本书系统地对Verilog HDL语法和程序设计进行了介绍，明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL中的不同，通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例，较为完整地说明了Verilog HDL在数字集成电路中的使用方法。全书书共8章，主要内容包括硬件描述语言和Verilog HDL概述，Verilog HDL的基本语法，Verilog HDL程序设计语句和描述方式，组合电路和时序电路的设计举例，Verilog HDL集成电路测试程序和测试方法，较为复杂的数字电路和系统的设计举例，数字集成电路中Verilog HDL的EDA工具和使用，以及对Verilog HDL发展的分析等。

• 333 __ |a 高等学校相关专业师生

• 606 0_ |a 数字集成电路 |A shu zi ji cheng dian lu |x 电路设计 |x 高等学校 |j 教材

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TN431.202 |v 5

• 690 __ |a TP312VH |v 5

• 701 _0 |a 蔡觉平 |A cai jue ping |4 编著

• 701 _0 |a 李振荣 |A li zhen rong |4 编著

• 701 _0 |a 何小川 |A he xiao chuan |4 编著

• 801 _0 |a CN |b NJU |c 20160914

• 905 __ |a XATU |d TN431.202/3=2

• 920 __ |a 211040 |z 1

• 998 __ |a NJU