机读格式显示(MARC)

• 000 01261nam2 2200325 4500

• 000 0000058577

• 001 0000053058

• 005 20021022150902.0

• 010 __ |a 7-111-09955-9 |d 26.00元

• 100 __ |a 20020518d2002 em y0chiy0121 ea

• 101 0_ |a chi |a eng

• 102 __ |a CN |b 110000

• 105 __ |a f z 000yy

• 200 10 |a 数字逻辑设计与VHDL描述 |A Shu Zi Luo Ji She Ji YuV HDL Miao Shu |f 徐惠民, 安德宁编著

• 210 __ |a 北京 |c 机械工业出版社 |d 2002

• 215 __ |a 333页 |c 图 |d 20cm

• 225 2_ |a 21世纪高等院校通信与信息专业系列教材

• 330 __ |a 本书共分9章，第1-3章是预备知识，内容包括数制与编码、逻辑代数基础和门电路；第4章介绍组合逻辑电路；第5章引入VHDL语言及其描述；第6-9章分别介绍了触发器、时序电路的分析与设计、可编程逻辑器件和数字系统设计，同时运用VHDL语言对这些时序电路和系统进行描述。

• 333 __ |a 读者对象：大中专院校通信与信息专业师生

• 410 _0 |1 20010 |a 21世纪高等院校通信与信息专业系列教材

• 606 0_ |a 数字逻辑-逻辑设计 |x 高等学校 |x 教材

• 606 0_ |a 硬件描述语言,VHDL-程序设计 |x 高等学校 |x 教材

• 690 __ |a TP302.2 |v 四版

• 701 _0 |a 徐惠民 |4 编著 |A Xu Hui Min

• 701 _0 |a 安德宁 |4 编著 |A An De Ning

• 801 _0 |a CN |b XITC

• 905 __ |a XATU |d TP302.2/4

• 991 __012002004190

• 995 __ |a 261060 |f TP302.2/4

• 999 __ |G acqcatachi |g 2002102215091