机读格式显示(MARC)

• 000 01225nam0 2200277 450

• 001 0000368642

• 005 20200624101200.0

• 010 __ |a 978-7-5124-2991-8 |d CNY79.00

• 100 __ |a 20191008d2019 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a CPLD/FPGA设计与应用基础教程 |A CPLD/FPGA she ji yu ying yong ji chu jiao cheng |e 从Verilog HDL到System Verilog |f 郭利文, 邓月明编著

• 210 __ |a 北京 |c 北京航空航天大学出版社 |d 2019

• 215 __ |a 403页 |c 图 |d 24cm

• 300 __ |a 普通高校“十三五”规划教材

• 320 __ |a 有书目 (第401-403页)

• 330 __ |a 全书结合作者最近两年进行CPLD/FPGA中大型实际产品的开发经验和体会，采用最新的CPLD/FPGA的硬件体系结构和最为流行的软件设计理念，将所需的从基础知识、编程技巧、开发调试、验证测试及最终的系统设计整套技术流程都进行了梳理，使得一个具有数字电路和模拟电路基础的本科生/研究生或者工程技术人员，通过学习本教程后，能从事CPLD/FPGA产品的系统级开发和设计。

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计 |j 教材

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 郭利文 |A guo li wen |4 编著

• 701 _0 |a 邓月明 |A deng yue ming |4 编著

• 801 _0 |a CN |b 汉唐书城 |c 20191008

• 905 __ |a XATU |d TP332.1/117

• 920 __ |a 261060 |z 1