机读格式显示(MARC)

• 000 01676nam 2200517 450

• 001 0000252007

• 005 20170510143300.0

• 010 __ |a 978-7-5612-4946-8 |d CNY40.00

• 099 __ |a CAL 012016131543

• 100 __ |a 20161010d2016 ekmy0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 610000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 嵌入式RAM的优化设计及前后端关键技术研究 |A qian ru shi RAM de you hua she ji ji qian hou duan guan jian ji shu yan jiu |f 周清军著

• 210 __ |a 西安 |c 西北工业大学出版社 |d 2016

• 215 __ |a 159页 |c 图 |d 26cm

• 225 2_ |a 西安培华学院学术文库 |A xi an pei hua xue yuan xue shu wen ku

• 320 __ |a 有书目 (第158-159页)

• 330 __ |a 本书以实际项目为基础，结合作者对数字集成电路的理解，主要针对嵌入式RAM的前端优化设计及后端关键技术进行分析讲解。本书共九章，主要内容是嵌入式RAM的高成品率优化设计、低功耗优化设计及芯片工艺封装技术。文中优化方法应用于项目开发中，已成功流片，并通过了测试。

• 333 __ |a 相关研究人员

• 410 _0 |1 2001^ |a 西安培华学院学术文库

• 606 0_ |a 随机存取存贮器 |A sui ji cun qu cun zhu qi |x 最优设计 |x 研究

• 690 __ |a TP333.8 |v 5

• 701 _0 |a 周清军 |A zhou qing jun |4 著

• 801 _0 |a CN |b NJU |c 20161101

• 905 __ |a XATU |d TP333.8/1

• 920 __ |a 211040 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 211060 |z 2

• 920 __ |a 237010 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 244020 |z 1

• 920 __ |a 211260 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 232340 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 430102 |z 1

• 920 __ |a 242250 |z 1

• 920 __ |a 222010 |z 1

• 998 __ |a NJU