机读格式显示(MARC)

• 000 01516cam0 2200613 450

• 001 0000193468

• 005 20140313092400.0

• 010 __ |a 978-7-302-31470-7 |d CNY29.50

• 099 __ |a CAL 012013062340

• 100 __ |a 20130517d2013 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 基于Verilog HDL与Cadence的数字系统设计技术 |A ji yu verilog hdl yu cadence de shu zi xi tong she ji ji shu |f 解本巨编著

• 210 __ |a 北京 |c 清华大学出版社 |d 2013

• 215 __ |a 262页 |c 图 |d 26cm

• 320 __ |a 有书目

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计

• 690 __ |a TP271 |v 5

• 701 _0 |a 解本巨 |A xie ben ju |4 编著

• 801 _0 |a CN |b TSU |c 20130517

• 905 __ |a XATU |d TP271/85

• 920 __ |a 211030 |z 1

• 920 __ |a 190701 |z 1

• 920 __ |a 211130 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 211260 |z 1

• 920 __ |a 242170 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a F44010 |z 1

• 920 __ |a 211010 |z 2

• 920 __ |a 261161 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 215010 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 231231 |z 1

• 920 __ |a 237020 |z 1

• 920 __ |a 242250 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 211261 |z 1

• 920 __ |a 232090 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 231220 |z 1

• 920 __ |a 211070 |z 1

• 920 __ |a 212010 |z 1

• 998 __ |a TSU