机读格式显示(MARC)

• 000 01384nam2 2200385 4500

• 000 0000112664

• 001 0000081268

• 005 20041010085941.0

• 009 012003914853

• 010 __ |a 7-302-07714-2 |d CNY24.00

• 021 __ |a CN |b 01-2003-4338

• 035 __ |a (110017)062002006334

• 100 __ |a 20041008d2004 em y0chiy0110 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL综合实用教程 |9 Verilog HDL zong he shi yong jiao cheng |f ()J.Bhasker著 |g 孙海平等译

• 210 __ |a 北京 |c 清华大学出版社 |d 2004

• 215 __ |a 171页 |d 23cm

• 300 __ |a 并列题名：Verilog HDL Synthesis,A Practical Primer

• 305 __ |a 本书由美国Star Galaxy Publishing授权出版

• 330 __ |a 本书是Verilog HDL寄存器传输级综合方面的实用指南，详细介绍了Verilog HDL综合所支持的各种语法结构，并且用示例说明了如何把这些可综合的结构搭配起来对各种硬件元件进行建模。

• 510 1_ |a Verilog HDL Synthesis,A Practical Primer |z eng

• 606 0_ |a 硬件描述语言 |x 程序设计 |j 教材 |A Yingjianmiaoshuyuyan

• 610 0_ |a VHDL语言 |A VHDLYuyan

• 690 __ |a TP312VH |v 4

• 701 _1 |a Bhasker |b J. |4 著 |9 Bhasker

• 702 _0 |a 孙海平 |9 sun hai ping |4 译

• 801 _0 |a CN |b 021001 |c 20040310

• 801 _2 |a CN |b 261060 |c 20041010

• 905 __ |a XATU |d TP312VH/14

• 991 __012004014713

• 995 __ |a 261060 |f TP312VH/14

• 999 __ |t C |A cuixj |a 20041008 16:03:27 |I zw |i 20041010 08:59:4