机读格式显示(MARC)

• 000 01786nam 2200517 450

• 001 0000235840

• 005 20151210103200.0

• 010 __ |a 978-7-111-50154-1 |d CNY85.00

• 021 __ |a CN |b 01-2013-6797

• 099 __ |a CAL 012015083619

• 100 __ |a 20150707d2015 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统测试和可测试性设计 |A Shu Zi Xi Tong Ce Shi He Ke Ce Shi Xing She Ji |f (美) 塞纳拉伯丁·纳瓦比著 |d = Digital system test and testable design using HDL models and architectures |f Zainalabedin Navabi |g 贺海文, 唐威昀译 |z eng

• 210 __ |a 北京 |c 机械工业出版社 |d 2015

• 215 __ |a XV, 368页 |c 图 |d 24cm

• 225 2_ |a 电子与嵌入式系统设计译丛 |A Dian Zi Yu Qian Ru Shi Xi Tong She Ji Yi Cong

• 300 __ |a 华章科技

• 306 __ |a 由Springer science+business media授权出版

• 320 __ |a 有书目 (第362-368页)

• 330 __ |a 本书主要论述了数字系统的电路测试以及设计可测试性。本书使用Verilog进行数字电路的设计、测试分析并实现数字系统可测试性。

• 410 _0 |1 2001 |a 电子与嵌入式系统设计译丛

• 510 1_ |a Digital system test and testable design using HDL models and architectures |z eng

• 606 0_ |a 数字系统 |A Shu Zi Xi Tong |x 系统测试

• 690 __ |a TP271 |v 5

• 701 _1 |a 纳瓦比 |A Na Wa Bi |g (Navabi, Zainalabedin) |4 著

• 702 _0 |a 贺海文 |A He Hai Wen |4 译

• 702 _0 |a 唐威昀 |A Tang Wei Yun |4 译

• 801 _0 |a CN |b NMU |c 20150707

• 905 __ |a XATU |d TP271/11

• 920 __ |a 215010 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 237010 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 211260 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 244010 |z 1

• 998 __ |a NMU