机读格式显示(MARC)

• 000 02366nam 2200697 450

• 001 0000198826

• 005 20131211154300.0

• 010 __ |a 978-7-302-29097-1 |d CNY31.00

• 099 __ |a CAL 012012248753

• 100 __ |a 20120914d2012 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字逻辑基础与Verilog硬件描述语言 |A shu zi luo ji ji chu yu Verilog ying jian miao shu yu yan |f 贾熹滨, 王秀娟, 魏坚华编著

• 210 __ |a 北京 |c 清华大学出版社 |d 2012

• 215 __ |a 289页 |c 图表 |d 26cm

• 300 __ |a 高等院校信息技术规划教材

• 320 __ |a 有书目

• 330 __ |a 本书在介绍数字逻辑基本概念和知识基础上，系统介绍逻辑电路的分析和设计方法，特别结合现代数字系统设计技术的发展，介绍基于硬件描述语言Verilog HDL的逻辑电路建模方法，并给出了所举实例代码及仿真结果。全书内容分为3部分：第1-3章介绍数字逻辑的理论基础，包括数制、码制、逻辑代数基础以及硬件描述语言基础等；第4章介绍组合电路的分析方法、常用逻辑功能电路的Verilog HDL建模方法以及典型功能模块的应用；第5-8章在分析锁存器/触发器工作原理和逻辑特性基础上，介绍同步时序电路的分析方法，分别讨论了典型和一般同步时序电路的Verilog HDL建模方法，并介绍了典型同步时序模块的应用方法。

• 606 0_ |a 数字逻辑 |A shu zi luo ji |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP331.2 |v 5

• 690 __ |a TP312VH |v 5

• 701 _0 |a 贾熹滨 |A jia xi bin |4 编著

• 701 _0 |a 王秀娟 |A wang xiu juan |4 编著

• 701 _0 |a 魏坚华 |A wei jian hua |4 编著

• 801 _0 |a CN |b TL |c 20120911

• 905 __ |a XATU |d TP331.2/4

• 920 __ |a 211130 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 211060 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 242170 |z 1

• 920 __ |a 211090 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 242250 |z 1

• 920 __ |a 211260 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 244050 |z 1

• 920 __ |a 231231 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 212010 |z 1

• 920 __ |a 215010 |z 1

• 920 __ |a 244010 |z 1

• 920 __ |a 211261 |z 1

• 920 __ |a 211050 |z 1

• 920 __ |a 231220 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 244020 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 211070 |z 1

• 920 __ |a 222040 |z 1

• 998 __ |a BUPT