机读格式显示(MARC)

• 000 01310nam0 2200325 450

• 001 0000375442

• 005 20200925111400.0

• 010 __ |a 978-7-121-38499-8 |d CNY59.00

• 099 __ |a CAL 012020018523

• 100 __ |a 20200409d2020 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |A shu zi xi tong she ji yu Verilog HDL |e Vivado版 |f 王金明, 曹阳编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2020

• 215 __ |a X, 354页 |c 图 |d 26cm

• 300 __ |a 普通高等教育EDA技术规划教材

• 320 __ |a 有书目

• 330 __ |a 本书根据EDA课程教学要求，以提高数字系统设计能力为目标，系统阐述FPGA数字开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件结构、Verilog硬件描述语言及设计案例等。全书以Vivado、ModelSim软件为工具，以Verilog-1995和Verilog-2001语言标准为依据，以可综合的设计为重点，通过诸多精选设计案例，系统阐述数字系统设计方法与思想，由浅入深地介绍Verilog工程开发的手段与技能。

• 606 0_ |a 数字系统 |A shu zi xi tong |x 系统设计 |x 高等学校 |j 教材

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 数字电路 |x 高等学校 |j 教材

• 690 __ |a TP271 |v 5

• 690 __ |a TN790.2 |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 701 _0 |a 曹阳 |A cao yang |4 编著

• 801 _0 |a CN |b NMU |c 20200409

• 905 __ |a XATU |d TP271/121

• 920 __ |a 261060 |z 1

• 998 __ |a NMU