机读格式显示(MARC)

• 000 01667nam2 2200301 4500

• 000 0000140197

• 001 0000098453

• 005 20051123163323.0

• 010 __ |a 7-118-03766-4 |d CNY30.00

• 100 __ |a 20050408d2005 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a fk z 000yy

• 106 __ |a r

• 200 1_ |a 可编程逻辑器件开发技术MAX + plus Ⅱ |9 Ke Bian Cheng Luo Ji Qi Jian Kai Fa Ji Shu MAX + plus Ⅱ |f 王志鹏, 付丽琴主编

• 210 __ |a 北京 |c 国防工业出版社 |d 2005

• 215 __ |a 352页 |c 图 |d 26cm

• 330 __ |a MAX plus II软件是Altera公司提供的EPGA/CPLD开发集成环境。该软件可以支持Altera公司的不同结构的可编程逻辑器件,通过本书对该软件循序渐进的介绍,设计者可以利用MAX plus II软件进行数字电路设计,满足不同的设计要求。 MAX plus II软件是一款高效的、非常灵活的数字电路开发设计软件,它提供了多种输入方法供设计者选用,利用合适的输入方法设计完数字系统之后,设计者可利用逻辑综合工具进行逻辑综合,并可以用仿真器进行软件仿真,使设计者能够尽早发现设计中的错误,缩短设计周期。 本书为了详尽地介绍软件的使用方法和设计技巧,采用了图文并茂的方式,并结合具体的实例进行解说,方便了读者的阅读,使读者迅速掌握该软件。在介绍软件的同时,本书也对Altera公司的可编程逻辑器件和硬件描述语言VHDL进行了介绍,对器件的了解可使设计者更好的利用器件资源,掌握硬件描述语言可以快速的用VHDL进行设计。

• 606 0_ |a 可编程逻辑器件 |x 应用软件, MAX + plus Ⅱ |A kebianchengluojiqijian

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 王志鹏 |9 Wang Zhi Peng |4 主编

• 701 _0 |a 付丽琴 |9 Fu Li Qin |4 主编

• 801 _0 |a CN |b XAXH |c 20050408

• 801 _2 |a CN |b 261060 |c 20051123

• 905 __ |a XATU |d TP332.1/13

• 991 __012005010482

• 995 __ |a 261060 |f TP332.1/13

• 999 __ |I zw |i 20051123 16:33:23 |G zw |g 20051123 16:33:3