机读格式显示(MARC)

• 000 01828nam 2200661 450

• 001 0000194483

• 005 20131224140500.0

• 010 __ |a 978-7-302-31551-3 |d CNY39.80

• 099 __ |a CAL 012013062328

• 100 __ |a 20130517d2013 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog HDL |A eda ji shu yu verilog hdl |f 潘松, 陈龙, 黄继业编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 清华大学出版社 |d 2013

• 215 __ |a 368页 |c 图 |d 26cm

• 225 2_ |a 高等院校电子信息科学与工程规划教材 |A gao deng yuan xiao dian zi xin xi ke xue yu gong cheng gui hua jiao cai

• 305 __ |a 2010年第1版

• 320 __ |a 有书目 (第361页)

• 410 _0 |1 2001 |a 高等院校电子信息科学与工程规划教材

• 606 0_ |a 电子电路 |A dian zi dian lu |x 计算机辅助设计 |x 应用软件 |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TN702 |v 5

• 690 __ |a TP312 |v 5

• 701 _0 |a 潘松 |A pan song |4 编著

• 701 _0 |a 陈龙 |A chen long |4 编著

• 701 _0 |a 黄继业 |A huang ji ye |4 编著

• 801 _0 |a CN |b TSU |c 20130517

• 905 __ |a XATU |d TN702/118=2

• 920 __ |a 211030 |z 1

• 920 __ |a 190701 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 211260 |z 1

• 920 __ |a 211010 |z 1

• 920 __ |a 242170 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 211180 |z 1

• 920 __ |a 244050 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 211060 |z 2

• 920 __ |a 261020 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 211130 |z 1

• 920 __ |a 231220 |z 1

• 920 __ |a 236010 |z 1

• 920 __ |a 211050 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 211070 |z 1

• 998 __ |a TSU