机读格式显示(MARC)

• 000 01883nam 2200625 450

• 001 0000272416

• 005 20180611164600.0

• 010 __ |a 978-7-121-30775-1 |d CNY45.00

• 099 __ |a CAL 012017052691

• 100 __ |a 20170410d2017 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 可编程逻辑器件与VHDL设计 |A Ke Bian Cheng Luo Ji Qi Jian Yu VHDL She Ji |f 靳鸿主编

• 210 __ |a 北京 |c 电子工业出版社 |d 2017

• 215 __ |a 173页 |c 图 |d 26cm

• 300 __ |a 全国高等院校仪器仪表及自动化类“十三五”规划教材

• 320 __ |a 有书目 (第172-173页)

• 330 __ |a 本书以存储测试系统的控制模块为设计对象, 在介绍VHDL相关基础知识的前提下, 详细讲解了如何采用VHDL进行控制模块关键子模块的设计方法。在对VHDL语言的数据对象、类型、数据结构及基本语句进行描述的基础上, 着重将以上基础内容与实际的控制模块设计实现相结合，

• 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP312VH |v 5

• 701 _0 |a 靳鸿 |A Jin Hong |4 主编

• 801 _0 |a CN |b NHL |c 20170410

• 905 __ |a XATU |d TP332.1/94

• 920 __ |a 211010 |z 2

• 920 __ |a 211060 |z 2

• 920 __ |a 261011 |z 1

• 920 __ |a 232020 |z 1

• 920 __ |a 242020 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 244020 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 215010 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 430102 |z 1

• 920 __ |a 231020 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 244010 |z 1

• 920 __ |a 244050 |z 1

• 920 __ |a 244180 |z 1

• 920 __ |a 222107 |z 1

• 920 __ |a 222040 |z 1

• 920 __ |a 236010 |z 1

• 920 __ |a 214010 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 211180 |z 1

• 920 __ |a 251010 |z 1

• 920 __ |a 211070 |z 1

• 998 __ |a JSZS