机读格式显示(MARC)

• 000 01370nam2 2200397 4500

• 000 0000229589

• 001 0000151105

• 005 20101228113641.0

• 010 __ |a 978-7-121-08292-4 |d CNY29.80

• 035 __ |a (A100000NLC)004159574

• 049 __ |a A100000NLC |b UCS01002055804 |c 004159574 |d NLC01

• 100 __ |a 20101228d2009 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计与验证 |9 Verilog HDL shu zi xi tong she ji yu yan zheng |b 专著 |f 乔庐峰编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2009

• 215 __ |a 255页 |c 图 |d 26cm

• 300 __ |a 电子信息与电气学科规划教材

• 330 __ |a 本书全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书分为Verilog HDL语法基础与基础电路单元设计、系统设计与验证和附录三个组成部分。

• 606 0_ |a 数字电路 |x 硬件描述语言 |x 程序设计 |j 教材 |A shuzidianlu

• 606 0_ |a 数字电路 |A shuzidianlu

• 606 0_ |a 硬件描述语言 |A yingjianmiaoshuyuyan

• 606 0_ |a 程序设计 |A chengxusheji

• 610 0_ |a VHDL语言 |A VHDLyuyan

• 690 __ |a TN79 |v 4

• 690 __ |a TP312VH |v 4

• 701 _0 |a 乔庐峰 |9 qiao lu feng |4 编著

• 801 _0 |a CN |b 110017 |c 20090511

• 801 _2 |a CN |b OLCC |c 20100923

• 801 _2 |a CN |b 261060 |c 20101228

• 905 __ |a XATU |d TN79/132

• 991 __012010006839

• 995 __ |a 261060 |f TN79/132

• 999 __ |t C |A zw |a 20101228 11:36:14 |I zw |i 20101228 11:36:4