机读格式显示(MARC)

• 000 01412nam 2200289 450

• 001 0000436305

• 005 20250417152100.0

• 010 __ |a 978-7-121-49690-5 |d CNY88.00

• 100 __ |a 20250329d2025 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 基于Vivado的FPGA时序约束实战 |A ji yu Vivado de FPGA shi xu yue shu shi zhan |f 韩彬, 周建文编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2025

• 215 __ |a x, 224页 |c 图 |d 26cm

• 225 2_ |a 电子系统EDA新技术丛书 |A dian zi xi tong EDA xin ji shu cong shu

• 314 __ |a 韩彬, 网名CrazyBingo (CB), 分别在杭州电子科技大学、西安电子科技大学获得学士学位、硕士学位, 曾在中兴微电子 (深圳市中兴微电子技术有限公司) 负责多年的多媒体SoC前端开发、FPGA原型验证, 以及芯片项目经理等工作; 创立了深圳市奥唯思科技有限公司 (SZOVS), 致力于FPGA图像加速业务, 以及国产FPGA解决方案的推广事业。

• 330 __ |a 本书深入讲解时序约束的原理和实战, 将芯片时序约束的经验应用于FPGA, 以最大限度地提升FPGA性能。本书旨在为有经验的工程设计者与工程管理者提供深入的时序约束知识, 特别适合高级硬件设计工程师、研发部经理、专业的EMC工程师等。

• 410 _0 |1 2001 |a 电子系统EDA新技术丛书

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 韩彬 |A han bin |4 编著

• 701 _0 |a 周建文 |A zhou jian wen |4 编著

• 801 _0 |a CN |b 湖北三新 |c 20250329

• 905 __ |a XATU |d TP332.1/137

• 920 __ |a 261060 |z 1