机读格式显示(MARC)

• 000 01024nam0 2200277 450

• 001 0000185272

• 005 20131012102800.0

• 010 __ |a 978-7-121-16588-7 |d CNY49.00

• 100 __ |a 20120515d2012 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计入门与应用实例 |A Verilog HDL shu zi xi tong she ji ru men yu ying yong shi li |f 王秀琴，夏洪洋，张鹏南编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2012

• 215 __ |a 323页 |c 图及表 |d 26cm

• 300 __ |a 卓越工程师培养计划·EDA

• 330 __ |a 本书系统介绍了硬件描述语言Verilog HDL及数字系统设计的相关知识，主要内容包括EDA技术、FPGA/CPLD器件、硬件描述语言Verilog HDL基础知识及设计实例、基于CPLD/FPGA数字系统设计实例。

• 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计

• 690 __ |a TP312VH |v 5

• 701 _0 |a 王秀琴 |A wang xiu qin |4 编著

• 701 _0 |a 夏洪洋 |A xia hong yang |4 编著

• 701 _0 |a 张鹏南 |A zhang peng nan |4 编著

• 801 _0 |a CN |b XATU |c 20131010

• 905 __ |a XATU |d TP312VH/42

• 920 __ |a 261060 |z 1