机读格式显示(MARC)
- 010 __ |a 978-7-121-39165-1 |d CNY199.00
- 099 __ |a CAL 012020253502
- 100 __ |a 20200804d2020 em y0chiy50 ea
- 200 1_ |a Intel Quartus Prime数字系统设计权威指南 |A Intel Quartus Prime shu zi xi tong she ji quan wei zhi nan |e 从数字逻辑、Verilog HDL到复杂数字系统的实现 |f 何宾, 许中璞, 韩琛晔编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2020
- 215 __ |a XXIII, 783页 |c 图 |d 26cm
- 225 2_ |a 英特尔FPGA中国创新中心系列丛书 |A ying te er FPGA zhong guo chuang xin zhong xin xi lie cong shu
- 225 2_ |a 教育部“产学合作-协同育人”项目系列丛书 |A jiao yu bu“ chan xue he zuo - xie tong yu ren” xiang mu xi lie cong shu
- 330 __ |a 本书共12章，内容主要包括数字逻辑基础、数字逻辑电路、可编程逻辑器件原理、Quartus Prime Standard 集成开发环境的原理图设计流程、Quartus Prime 集成开发环境的HDL设计流程、Verilog HDL规范、基本数字逻辑单元的Verilog HDL描述、复杂数字系统的设计和实现、处理器核的原理及设计与进阶、片上嵌入式系统的构建与实现、视频图像采集和处理系统的原理与实现，以及数模混合系统的设计。
- 410 _0 |1 2001 |a 英特尔FPGA中国创新中心系列丛书
- 410 _0 |1 2001 |a 教育部“产学合作-协同育人”项目系列丛书
- 517 1_ |a 从数字逻辑、Verilog HDL到复杂数字系统的实现 |A cong shu zi luo ji、 Verilog HDL dao fu za shu zi xi tong de shi xian
- 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计
- 701 _0 |a 何宾 |A he bin |4 编著
- 701 _0 |a 许中璞 |A xu zhong pu |4 编著
- 701 _0 |a 韩琛晔 |A han chen ye |4 编著
- 801 _0 |a CN |b NMU |c 20200804
- 905 __ |a XATU |d TP332.1/123