机读格式显示(MARC)

• 000 01444nam2 2200373 4500

• 000 0000140262

• 001 0000098512

• 005 20051124155340.0

• 010 __ |a 7-5053-9917-9 |d CNY65.00

• 021 __ |a CN |b 01-2003-0581

• 100 __ |a 20050124d2005 em y0chiy0110 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL高级数字设计 |9 Verilog HDLgaojishuzisheji |f (美) Michael D.Ciletti著 |g 张雅绮, 李锵等译

• 210 __ |a 北京 |c 电子工业出版社 |d 2005

• 215 __ |a 710页 |c 图 |d 26cm

• 225 2_ |a 国外电子与通信教材系列 |A guowaidianziyutongxinjiaocaixilie

• 314 __ |a 责任者规范汉译姓：西里提

• 330 __ |a 本书通过大量完整的实例讲解了使用Verilog HDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章，涵盖了建模、结构平衡、功能验证、故障模拟和逻辑综合等关键问题，还有后综合设计确认、定时分析及可测性设计等内容。

• 461 _0 |1 2001 |a 国外电子与通信教材系列

• 510 1_ |a Advanced dgital design with the verilog HDL |z eng

• 606 0_ |a 硬件描述语言,VHDL |A yingjianmiaoshuyuyan,VHDL |x 程序设计 |j 教材

• 690 __ |a TP312HD |v 4

• 701 _1 |a Ciletti |9 Ciletti |b Michael D. |4 著

• 702 _0 |a 张雅绮 |9 zhangyaqi |4 译

• 702 _0 |a 李锵 |9 liqiang |4 译

• 801 _0 |a CN |c 20050124

• 801 _2 |a CN |b 261060 |c 20051124

• 905 __ |a XATU |d TP312HD/4

• 991 __012005010453

• 995 __ |a 261060 |f TP312HD/4

• 999 __ |I zw |i 20051124 15:53:40 |G zw |g 20051124 15:54:0