机读格式显示(MARC)
- 000 01453nam2 2200373 450
- 010 __ |a 978-7-115-19366-7 |d CNY35.00
- 035 __ |a (A100000NLC)004072048
- 049 __ |a A100000NLC |b UCS01002018603 |c 004072048 |d NLC01
- 100 __ |a 20101228d2009 em y0chiy0110 ea
- 200 1_ |a Verilog HDL与数字系统设计简明教程 |A Verilog Hdl Yu Shu Zi Xi Tong She Ji Jian Ming Jiao Cheng |9 Verilog HDL yu shu zi xi tong she ji jian ming jiao cheng |b 专著 |f 吴戈编著
- 210 __ |a 北京 |c 人民邮电出版社 |d 2009
- 215 __ |a 292页 |c 图 |d 26cm
- 330 __ |a 本书通过从已公布的成熟源代码中精选的50多个最具代表性的建模实例,辅以框图和详细注释帮助读者理解程序,从而学习典型电路单元的建模方法,并为初学者展示了一个小型系统的详细设计流程。
- 606 0_ |a 硬件描述语言 |x 数字电路 |x 计算机辅助设计 |j 教材 |A yingjianmiaoshuyuyan
- 606 0_ |a 硬件描述语言 |A yingjianmiaoshuyuyan
- 606 0_ |a 数字电路 |A shuzidianlu
- 606 0_ |a 计算机辅助设计 |A jisuanjifuzhusheji
- 610 0_ |a VHDL语言 |A VHDLyuyan
- 701 _0 |a 吴戈 |A Wu Ge |c (计算机) |9 wu ge |4 编著
- 801 _2 |a CN |b OLCC |c 20100923
- 801 _2 |a CN |b 261060 |c 20101228
- 905 __ |a XATU |d TN790.2/17
- 995 __ |a 261060 |f TN790.2/17
- 999 __ |t C |A zhouqin |a 20101228 14:23:59 |I zhouqin |i 20101228 14:24:50