机读格式显示(MARC)

• 000 01533nam 2200445 450

• 001 0000249095

• 005 20161208100700.0

• 010 __ |a 978-7-121-29487-7 |d CNY59.00

• 099 __ |a CAL 012016101831

• 100 __ |a 20160816d2016 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Prime的FPGA/CPLD数字系统设计实例 |A Ji Yu Quartus Prime De Fpga/cpld Shu Zi Xi Tong She Ji Shi Li |f 周润景, 李志, 刘艳珍编著

• 205 __ |a 第3版

• 210 __ |a 北京 |c 电子工业出版社 |d 2016

• 215 __ |a 375页 |c 图 |d 26cm

• 225 2_ |a EDA应用技术 |A EDA Ying Yong Ji Shu

• 330 __ |a 本书以Altera公司全新推出的Quartus Prime 15.1为设计平台，结合大量的实例来介绍基于FPGA/CPLD数字系统的设计方法。书中的例子包含简单的数字逻辑电路实例、数字系统设计实例及复杂的数字控制系统设计实例，由浅入深地介绍了采用Quartus Prime 15.1进行数字系统开发的设计流程、设计思想和设计技巧。

• 410 _0 |1 2001 |a EDA应用技术

• 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 周润景 |A Zhou Run Jing |4 编著

• 701 _0 |a 李志 |A Li Zhi |4 编著

• 701 _0 |a 刘艳珍 |A Liu Yan Zhen |4 编著

• 801 _0 |a CN |b NHL |c 20160816

• 905 __ |a XATU |d TP332.1/79=3

• 920 __ |a 211010 |z 2

• 920 __ |a 237020 |z 1

• 920 __ |a 222107 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 211060 |z 2

• 920 __ |a 222010 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 232010 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 261020 |z 1

• 998 __ |a JSZS