机读格式显示(MARC)

• 000 01574nam2 2200409 4500

• 000 0000230902

• 001 0000152398

• 005 20110104114535.0

• 010 __ |a 978-7-121-10537-1 |d CNY39.00

• 035 __ |a (A100000NLC)004622426

• 049 __ |a A100000NLC |b UCS01002224916 |c 004622426 |d NLC01

• 100 __ |a 20110104d2010 em y0chiy0110 ea

• 101 0_ |a chi |a eng

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Ⅱ的FPGA/CPLD设计与实践 |9 ji yu Quartus Ⅱ de FPGA/CPLD she ji yu shi jian |b 专著 |f 陈忠平，高金定，高见芳编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2010

• 215 __ |a 318页 |c 图 |d 26cm

• 300 __ |a 聚集EDA

• 330 __ |a 本书从实验、实践、实用的角度出发，通过丰富的范例讲述基于Quartus Ⅱ 9.0软件进行FPGA/CPLD应用产品的开发和应用。全书共6章，主要讲述了编程基础知识、简单逻辑门电路的设计、常用逻辑门电路的设计、时序电路的设计，以及实际系统的应用及开发过程。

• 606 0_ |a 可编程序逻辑阵列 |x 系统设计 |A kebianchengxuluojizhenlie

• 606 0_ |a 可编程序逻辑阵列 |A kebianchengxuluojizhenlie

• 606 0_ |a 系统设计 |A xitongsheji

• 610 0_ |a FPGA |a CPLD |A FPGA |A CPLD

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 陈忠平 |c (计算机) |9 chen zhong ping |4 编著

• 701 _0 |a 高金定 |9 gao jin ding |4 编著

• 701 _0 |a 高见芳 |9 gao jian fang |4 编著

• 801 _0 |a CN |b 110019 |c 20100428

• 801 _2 |a CN |b 110019 |c 20100428

• 801 _2 |a CN |b OLCC |c 20100923

• 801 _2 |a CN |b 261060 |c 20110104

• 905 __ |a XATU |d TP332.1/27

• 991 __012011000046

• 995 __ |a 261060 |f TP332.1/27

• 999 __ |t C |A zhouqin |a 20110104 11:44:49 |I zhouqin |i 20110104 11:45:3