机读格式显示(MARC)

• 000 01504nam0 2200529 450

• 001 0000247147

• 005 20161226141700.0

• 010 __ |a 978-7-121-28738-1 |d CNY68.00

• 099 __ |a CAL 012016078411

• 100 __ |a 20160628d2016 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a 锁相环技术原理及FPGA实现 |A Suo Xiang Huan Ji Shu Yuan Li Ji FPGA Shi Xian |f 杜勇编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2016

• 215 __ |a 275页 |c 图 |d 26cm

• 320 __ |a 有书目 (第274-275页)

• 330 __ |a 本书内容包括：设计平台及开发环境介绍、锁相环跟踪相位的原理、FPGA实现数字信号处理基础、锁相环路模型、一阶环路的FPGA实现、环路滤波器与锁相环特性、二阶环路的FPGA实现、锁相环路性能分析、锁相测速测距的FPGA实现。

• 606 0_ |a 锁相环 |A Suo Xiang Huan |x 研究

• 690 __ |a TN911.8 |v 5

• 701 _0 |a 杜勇 |A Du Yong |4 编著

• 801 _0 |a CN |b NHL |c 20160628

• 905 __ |a XATU |d TN911.8/6

• 920 __ |a 231020 |z 1

• 920 __ |a 211010 |z 1

• 920 __ |a 222010 |z 1

• 920 __ |a 221020 |z 1

• 920 __ |a 211030 |z 1

• 920 __ |a 235010 |z 1

• 920 __ |a 244020 |z 2

• 920 __ |a 242020 |z 1

• 920 __ |a 231030 |z 1

• 920 __ |a 231010 |z 1

• 920 __ |a 261030 |z 1

• 920 __ |a 212020 |z 1

• 920 __ |a 245010 |z 1

• 920 __ |a 237010 |z 1

• 920 __ |a 211260 |z 1

• 920 __ |a 223020 |z 1

• 920 __ |a 242010 |z 1

• 920 __ |a 236010 |z 1

• 920 __ |a 241010 |z 1

• 920 __ |a 261020 |z 1

• 920 __ |a 244180 |z 1

• 920 __ |a 430102 |z 1

• 998 __ |a JSZS