机读格式显示(MARC)

• 000 01499nam2 2200361 4500

• 000 0000147183

• 001 0000103667

• 005 20060321171054.0

• 010 __ |a 7-121-01494-7 |d CNY35.00

• 100 __ |a 20060317d2005 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |9 shuzixitongshejiyuV erilog HDL |f 王金明编著

• 205 __ |a 2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2005

• 215 __ |a xii,371页 |c 图 |d 26cm

• 225 2_ |a EDA工具应用丛书 |A EDAgongjuyingyongcongshu

• 320 __ |a 有书目。

• 330 __ |a 本书按照“器件—软件—设计语言”的顺序介绍数字系统设计的方法、CPLD/FPGA器件、典型的EDA设计软件和Verilog HDL硬件描述语言。本书对CPLD/FPGA器件的结构与功能特点做了综述，以具体的实例，详细介绍用Quartus II、MAX+plus II软件进行原理图设计和文本设计开发的过程。 Verilog HDL数字设计是本书的重点，同时对仿真和模拟也做了深入阐述，讨论了设计方法和设计优化的问题。以大量经过验证的数字设计实例为依据，全面系统地阐述了Verilog HDL硬件设计开发的方法与技术。

• 461 _0 |1 2001 |a EDA工具应用丛书

• 606 0_ |a 数字系统 |A shuzixitong |x 系统设计

• 606 0_ |a 硬件描述语言, VHDL |A yingjianmiaoshuyuyan, VHDL |x 程序设计

• 690 __ |a TN79 |v 4

• 690 __ |a TP312VH |v 4

• 701 _0 |a 王金明 |9 wangjinming |4 编著

• 801 _0 |a CN |b XAXH |c 20050920

• 801 _2 |a CN |b 261060 |c 20060321

• 905 __ |a XATU |d TN79/24=2

• 991 __012006003192

• 995 __ |a 261060 |f TN79/24=2

• 999 __ |t C |A shenxy |a 20060317 09:20:44 |I zw |i 20060321 17:10:5